logiske porter er digitale kretser som produserer én utgang spenning fra en kombinasjon av to eller flere spenninger . Nivået av utgangsspenningen som avhenger av nivåene av de spenninger , som vanligvis er de digitale spenningsnivåer på 5 V og 0 V. I logisk port diagrammene , er 5 V nivå kalt binær "1" og 0 V nivå er referert til som binær "0". Forskjellige input- kombinasjoner av " 1 " og " 0 " produsere forskjellige utganger , ifølge en logikk gate er " sannhet tabellen . " I denne opplæringen , vil to grunnleggende logiske porter bli undersøkt : den " AND" gate og " OR" gate. Ved å kombinere disse to gate diagrammer er en prosess som involverer generelle algebraiske prinsipper. Du trenger
Papir
Pencil
Logic gate referansen
Vis flere instruksjoner
Innganger og utganger
en

Finn diagrammene for en to - inngang oG gate og en to - inngang ELLER gate. En referanse som The University of Plymouth er " Boolsk algebra og logiske porter " viser denne informasjonen . Også , finne sannheten tabeller for hver gate. Sannheten tabellen er et lite diagram som viser "1" og " 0 " kombinasjoner for hver gate.
2

Tegn en to- inngang OG gate og finne innganger og utganger . De to signaler er de to linjer på venstre side av diagrammet , og den eneste effekt er linjen på høyre side av diagrammet. Legg merke til formen er spesifikk for AND gate.
3

Tegn en to- inngang ELLER gate og finne innganger og utganger . De to inngangene er de to linjene på venstre , og produksjonen er linjen på høyre side. Legg merke til formen er spesifikk for OR-porten .
4

Etikett innganger og utganger av AND porten , ved hjelp av logikk , eller algebraisk , uttrykk som er oppført i AND sannhet tabellen . I dette eksemplet , er uttrykket : inngang X multipliseres med inndata Y og utgangen er produktet , X * Y. Skriv "X" ved siden av en inngang , skriv " Y " ved siden av den andre inngangen og skrive " X * Y" ved siden av utgangen av OG diagrammet .
5

Etikett innganger og utgang av OR gate , ved hjelp av logikk uttrykk som er oppført i eller sannhet tabellen . I dette eksemplet , er uttrykket : inngang X tilsettes til Y -inngangen og utgangen er summen , X + Y. Skriv "X" ved siden av en inngang , skriv " Y " ved siden av den andre inngangen og skrive " X + Y" ved siden av produksjonen av OR- diagram .
Hjelp Begge Gates i en Logic ligning
6

Tegn en AND diagram , forlater innganger og utgang tomme . Tegn en OR diagram på høyre side av AND diagram , forlater innganger og utgang tomme .
7

Skriv logikken ligningen AB + C = Q. Vanligvis vil logiske ligninger vises i dette skjemaet. I likhet med gate diagrammer , inngangene er på venstre side av likhetstegnet , og produksjonen er på høyre side. Skriv " innganger " ovenfor AB + C og skriv "output " over Q.
8

Skill ligningen vilkår , med " PEMDAS " rekkefølgen av matematiske operasjoner som en veiledning. Multiplikasjon utføres før addisjon i en algebraisk ligning , derfor begrepet AB opp først . Begrepet AB står for A * B, som er det samme som det logiske uttrykk X * Y av OG-porten .
9

Etikett inngangene og utgangen til OG-porten , ved hjelp av AB sikt. Skriv "A" ved siden av en inngang , skriver "B " ved siden av den andre inngangen og skrive " A * B " ved siden av utgangen av OG diagrammet .
10

Etikett inngangene på OR gate , ved hjelp av AB + C som ett begrep . Ifølge reglene for PEMDAS og algebra , er begrepet " AB " tenkt som én enkelt enhet , som er lagt til C. Derfor er AB + C tilsvarer to innganger som er lagt til , som logikken uttrykket X + Y , av OR- porten. Skriv " AB " ved siden av en inngang og skrive "C " ved siden av den andre inngangen av OR- diagram .
11

Kombiner AND og OR diagrammer ved å tegne en linje fra og utgang til OR inngang merket " AB ". Utgangssignalet fra OG-porten , fra sitt logiske uttrykk , er A * B , eller X * Y. AND produksjonen av A * B er det samme som eller innspill av AB i denne ligningen .
12

Etikett utgangen av OR- porten . Dette er resultatet av ligning AB + C = Q, som er Q. Utgangssignalet tas fra den siste matematisk operasjon , som var tilsetningen av AB + C. Dette gjør det enkelt utgangen fra ELLER-porten er betegnet som utgang Q. Skriv "Q " ved siden av produksjonen av OR- diagram for å fullføre prosessen .