The M300 er en eldre modell av mobile prosessor utgitt av AMD i september 2009. Denne prosessoren er del av Athlon II Dual -Core Mobile familien av prosessorer . Disse prosessorene er budsjett -prosessorer beregnet for bærbare og stasjonære datamaskiner . M300 er en av de lavere opptre prosessorer av de ni prosessorer i Athlon II-serien . Denne prosessoren bruker eldre teknologi som ikke støttes av de fleste nyere systemer . Familie

Athlon II Mobile familien støtter eldre teknologi , men er kompatibel med hovedkort med AMD socket S1g3 . Disse prosessorene mål 1.38 etter 1.38 inches i størrelse og bruke en 638 - pin micro Pin Grid Array . Athlon II -prosessorer ble produsert i både 2009 og 2010 . Mens de tidligere modellene støttes socket S1g3 hovedkort , ble 2010 versjonene oppdatert til S1g4 kontakten. På grunn av denne oppgraderingen , kan systemer som bruker M300 ikke oppgradere til nyere versjoner av denne prosessoren .
Resultatutvikling

M300 har en prosessor frekvens rangert på 2000 megahertz . Dette hastighetsklasse er delvis bestemt av prosessorens klokke multiplier rating på 10 år. Den viktigste data buss M300 bruker for å overføre data til systemkomponenter er en 16 -bit HyperTransport lenke rangert på 1600 MHz . Denne prosessoren støtter 64 -bit prosessering og bruker en 638 - pin micro PGA -pakken . M300 og de andre prosessorer i Athlon II Mobile familien er dual -core modeller basert på det Kaspiske prosessorkjernen .
Memory Controller

M300 håndtak to grunnleggende typer minne , inkludert et par av on- die data skjulestedene og en integrert minnekontroller . Minnet kontrolleren styrer strømmen av data mellom prosessoren og system -minnet . The on -die minne kontrolleren av M300 støtter dual- channel minne ved hjelp av DDR2 minne standard . Fordi minnet kontrolleren opererer på 400 MHz det kan bare støtte system minne opp til DDR2 - 800 .
Data skjulestedene

M300 støtter to data cacher designet for å lagre prosessor og søknaden data på minnebrikkene ligger på prosessoren dø . Nivå 1 data cache består av to par 64KB minne cacher. Hvert par av hurtigbuffere er knyttet til en av de to prosesseringskjerner med ett par avsatt til lagring prosessor instruksjoner og ett par dedikert til applikasjonsdata . The Level 2 cache består av to tregere cacher som hver gir 512KB lagringsplass for søknad data .