Skillevegger endre trådløse signaler og bistå med dekoding fått signaler . Skillevegger utføre matematiske funksjoner i en datamaskin logisk kjerne. Minne skillevegger , ofte koblet i serie med innkommende signal fra Internett , bestemme hastigheten på en datamaskin klokke . Bit serielle skillevegger kan brukes for å utføre numerisk analyse innenfor en datamaskin . Divisjon Algoritmer

Ifølge " Design og verifisering av mikroprosessor systemer for High- Assurance Programmer ", " Sweeney - Robertson - Tocher ( SRT ) divisjon algoritmen , på grunn av sin mottakelighet for effektiv hardware gjennomføring, er allestedsnærværende i moderne mikroprosessor design. " The SRT algoritmen tolker sine parametere som brøker for å utføre divisjon. Divisjon med de SRT algoritmen refererer til en look- up table for å fastslå den resulterende svaret . Beregningene for denne algoritmen er utført av Aritmetisk Logic Unit , som inneholder en skillelinje i en seriell gjennomføring.
Minne Skilleblad

Memory skillevegger bruke frekvensen til en datamaskin nettverk for å bestemme klokkefrekvens. Ifølge " Embedded Systems Design ved hjelp av Rabbit 3000 mikroprosessor " av Kamal Hyder , " de mulige skillevegger kan beregnes ved hjelp av følgende formler : divider = klokke /( 32 x baud) - 1 , og baud = klokke /( 32 x ( divider 1 ) ) . " Mikroprosessorer kan endre sin klokkehastighet ved å omprogrammere skillevegger eller refererer til en annen frekvens.

kurveformgeneratorer

kurveformgeneratorer lage elektrisk signaler med valgt frekvens og utgang mønster. Kurver opprettet i en seriell mønster med topper på bestemte tidspunkter . Signal generatorer bruker delt minne til å opprette en rekke bølge former . Ifølge " Essentials for Electronic Testing for Digital , Memory , og mixed-signal VLSI Circuits ", " å bytte klokke fra en skillevegg til en annen gir en fase -kontinuerlig frekvens -shift tastet ( FSK ) signal. "

Wireless Communications

Skillevegger konvertere en inngang frekvens til en lavere produksjon frekvens ved å dele den med en angitt heltall N. delt signal på sitt lavere frekvens er sendt til utgang . Programmerbare skillevegger kan programmeres med et bredt spekter av skillelinjene heltall. "Produksjon Testing av RF og System -on -a- Chip enheter for trådløs kommunikasjon " sier: "For trådløse kommunikasjonssystemer , er en øvre grense på 30 000 plassert på N på grunn av innføring av overdreven fase støy . " Fase støy resultater fra rask faseendring , skaper interferens med signalet utgang.
Microcircuit Testing

Very Large Scale Integration ( VLSI ) kretser inneholder mange kretser i høy tetthet . Denne robusthet eller evne til kretsen å fungere etter en enkelt feil eller svikt serielle blir testet ved hjelp av simulatorer. CPU- testing vil sjekke funksjon og feil dekning av minnet kretser, de ALU , multiplikatoren , delelinjen og logiske kontrollenheter . Innledende testing vil bekrefte funksjonen til hver enhet i serien før testing av flere feil . " Essentials for Electronic Testing for Digital , Memory , og mixed-signal VLSI Circuits " sier, " en seriell feil simulator gjentatte ganger bruker en sann - verdi simulator . "
Dekodere
< p> kodere endre en bølgeform å inneholde kodet informasjon . En dekoder deciphers endringene i den kodede bølgeform å bestemme den tiltenkte meldingen. Polynom skillevegger kan brukes som dekoding kretser .